화학공학의 토대에 세워진 반도체

(가) 산화이론

트랜지스터에서 사용되는 게이트 산화막의 두께는 수십 Å이다. 적당한 시간에 이러한 두께를 얻으려면 800～1200℃ 정도의 산화온도가 필요하다. 온도는 적당한 시간에 공정할 만큼 높아야 하며 결함을 주지 않을 만큼 낮아야 한다. 상한선인 1200℃는 최대값인데, 이 상한선의 온도에서는 웨이퍼가 뒤틀리고 수정(quartz) 용기가 휘게 된다.

열산화의 화학식은 아래와 같다.

Si + O₂ → SiO₂ (가열온도 800～1200℃)

Si + 2H₂O → SiO₂ + 2H₂ (가열온도 800～1200℃)

실리콘이 산소에 노출되면 산화실리콘이 형성되는데, 이 공식이 성장 메커니즘을 나타내는 것은 아니다. SiO₂의 메커니즘을 이해하려면 산소 노출 직후의 실리콘 웨이퍼를 고려해야 한다. 실리콘과 산소는 새로 형성된 산화막에 의해 분리된다. 산화막이 더 성장하려면 실리콘이 산소로 가든지 그 반대가 일어나야 한다. 실제로는 산소가 산화막을 뚫고 실리콘으로 확산되어 들어간다. 산화막이 두꺼워짐에 따라 산소가 산화막을 지나는 데 시간이 걸리고 산화율이 낮아진다. 따라서 SiO₂의 성장률은 선형이 아니고 포물선 형태를 이룬다.

R =    R=성장률(또는 성장반응 상수)

             IX=산화막 두께   t=산화시간

산화시간이 증가함에 따라 산화막의 성장률은 감소한다. 성장률 R은 온도에 따라 증가한다. 실리콘 산화시 반응물로써 O₂만을 사용할 경우를 건식산화라고 한다. 물분자가 수소(H)와 수소이온(OH^-)으로 나누어지게 되면 OH^- 이온이 산소보다 분자량이 적기 때문에 훨씬 빨리 SiO₂ 내로 확산 짧은 시간에 산화막을 성장시키는데, 이러한 방법을 습식산화라 한다. [SiO₂에서의 H₂O(OH^-)의 용해도(solubility)가 SiO₂에서의 O₂의 용해도보다 103배 정도 크다.]

(3) 다결정 실리콘 화학기상증착법

다결정 실리콘을 게이트 산화막 위에 증착하는 일반적인 방법은 LPCVD(Low Pressure Chemical Vapor Deposition)이다. silane(SiH₄)이나 dichlorosilane(SiH₂Cl₂)을 반응물로 하여 650℃ 실리콘 웨이퍼 위에서 낮은 압력으로 화학반응을 시켜 웨이퍼 표면에 다결정 실리콘 막을 증착시키는 방법으로, 박막의 두께 균일성과 계단덮힘률(step coverage)이 좋고, 막질이 우수하기 때문에 여러 가지 용도로 사용되어 왔다. LPCVD 방법으로 증착되는 박막으로는 다결정 실리콘 이외에 silicon nitride(Si₃N₄), SiO₂와 WSi₂ 등을 들 수 있다.

CVD에서는 주로 열에너지에 의해 웨이퍼 표면에서 원료가스가 분해되면서 화학반응이 이루어지는데, 반응속도와 온도와의 관계를 그래프로 나타내면 그림 7과 같다.

그림 7에서 보면 온도에 따른 증착속도가 두 영역에서 서로 다른 특성을 보이는 것을 알 수 있다. 그림에서 오른쪽 부분(reaction rate limited regime)은 온도가 비교적 낮은 영역으로서 원료가스의 공급은 충분한데 반응속도가 이에 따르지 못하여 증착속도가 제한된다. 반응하지 못한 원료가스는 배기관을 통해 외부로 배출된다. 한편 왼쪽 부분(mass transport limited regime)은 온도가 충분히 높은 영역으로서 웨이퍼 표면에 원료가스가 도달하는 대로 바로 반응이 일어난다. 따라서 증착속도는 원료가스가 얼마나 빠르게 공급되는가에따라서 정해지는데, 원료가스의 공급이 일정하다고 가정할 경우 그림에서와 같이 온도가 높아져도 증착속도는 거의 증가하지 않게 된다. 실제 공정에서는 박막 두께의 균일성 때문에 reaction rate limited regime 영역을 사용한다. mass transport limited regime의 경우 반응이 너무 빨리 일어나기 때문에 박막의 두께가 균일하지 않다. 특히 반응이 일어나는 면적이 넓을수록 박막 두께의 균일성이 더욱 나

       <그림 7> Growth rate(Rg) vs. Temperature(T)

빠지는데 이를 loading effect라고 한다. 이를 막기 위해서 원료가스를 반응에 필요한 양보다 훨씬 많이 공급해 주고, 온도도 적당히 낮추어 박막 두께의 균일성을 확보하게 되는데, 이러한 공정조건이 바로 reaction rate lmited rgime이다. 그리고 CVD 공정에 인(P)을 첨가하여 다결정 실리콘의 전기저항을 낮추어준다.

(4) 리소그래피

게이트 구조의 모양을 형성하기 위한 리소그래피(lithography) 공정은 크게  감광제 코팅(photoresist coating) 공정, 노광(露光, exposure) 공정, 현상(development) 공정의 세 단계로 분류할 수 있다.

(가) 전처리

전처리(pretreatment)는 리소그래피 공정에서 가장 중요한 물질인 감광제를 코팅하기 전에 감광제와 다결정 실리콘과의 접착력을 강화하기 위해 HMDS(hexamethyldisilazane)를 분사하여 다결정 실리콘 표면에 형성되는 silanol에 의해 high surface energy를 가진 hydrophilic한 표면을 low surface energy를 가진 hydrophobic한 표면으로 바꾸어 감광제의 접착을 좋게 하는 것을 말한다.

(나) 감광제 코팅 

        <그림 8> PR 코팅과정

감광제는 일반적으로 고분자(polymer), sensitizer(Photo Active Compound, PAC) 그리고 솔벤트(solvent)의 3성분으로 구성되어 있다. 고분자는 현상(develop) 후 패턴(pattern)에 남는 PR의 실체이며, 빛을 받으면(노광) 화학적인 성질이 바뀌는 성분이 sensitizer이다. 솔벤트는 감광제의 스핀 코팅(spin coating) 시 점성에 의해 결정되는 두께에 연관된다. 감광제는 노광에 의한 용해 특성의 변화 방식과 노광파장에 따라 분류한다.

네거티브(negative) 감광제는 노광에 의해 가교(crosslinking) 반응으로 분자량이 크게 증가하면서 용해성이 떨어져서 현상에 의해 네거티브 상(image)의 패턴을 형성하는 감광제를 말하고, 포지티브(positive) 감광제는 노광된 부분이 화학변화(분해, 주쇄절단, deprotection)하여 용해성이 증가하는 종류이다. 네거티브 감광제는

포지티브 감광제에 비해 상대적으로 열적 특성, 내화학성 등이 현저하게 좋기 때문에 먼저 상품화되어 금속이나 유리의 정밀가공, 인쇄 등뿐만 아니라 초기 반도체 생산공정에 사용되어 온 데 반해, 포지티브 감광제는 네거티브 감광제에 비해 물성은 떨어지지만 해상력이 탁월하기 때문에 미세패턴 형성에서 주로 사용된다.

HMDS로 전처리된 웨이퍼는 회전하면서 감광제가 입혀지게 된다. 시간에 따른 회전속도와 솔벤트 기화를 위한 bake는 그림 8과 같다.

(다) 노광

<그림 9> 노광시스템의 개요도

리소그래피는 그리스어 lithos(stone)와 graphos(writing)의 합성어로서 기판(substrate)에 3차원적인 상을 형성하는 기술을 말한다. 특히 빛(photo)에 감광하는 물질, 즉 감광액(photoresist)을 입힌 실리콘 기판(Si plate)에 빛을 조사하여 원하는 상을 형성하는 기술을 포토리소그래피(photo-lithography)라 한다. 초기에는 IC칩의 회로가 미세하게 새겨진 마스크(mask)에 감광제를 입힌 실리콘 웨이퍼를 접촉 혹은 근접시킨 후 빛을 조명하여 감광제에 미세패턴을 형성하였다. 웨이퍼상의 감광제에 마스크의 미세패턴을 빛을 이용하여 전사하는 장치를 노광시스템이라 한다. IC칩의 집적도가 증가하면서 노광시스템은 더욱 복잡해지면서 계속 발달해 왔다. 노광시스템은 일상생활에서 사용하는 사진기와 매우 유사한 원리로 구성되어 있다.

포지티브 감광제는 빛을 받는 부분의 sensitizer(PAC)가 파괴되어 현상액에 잘 녹는다고 알려져 있다. 이의 정확한 화학적 메커니즘을 규명하기는 어렵지만 그 접근방식은 크게 2가지로 나눌 수 있다. SUS 이론과 LEVINE 이론이 그것인데, SUS 이론에 의하면 PAC는 빛을 받으면 질소를 발생시키면서 ketone으로 바뀌고 이것은 감광제 내의 수분과 결합하여 carboxylic산으로 바뀌거나 혹은 현상되어 가는 과정에서 현상액 내의 수분과 결합하여 carboxylic산으로 바뀐다. 이 산은 알칼리 현상액과 반응하여 중화되면서 수분을 만들어  낸다. 한편 LEVINE 이론에 의하면 PAC가 빛을 받으면 ketone과 N₂가 생성되나 이때의 ketone은 그 자체로는 불안정하므로 빛을 받았으나 분해되지 않는 PAC와 반응하여 lactone과 N₂를 생성시킨다.노광 도중 ketone은 바로 lactone으로 변한다. lactone은 PAC계가 연결된 고리를 가지고 있으나 현상액에 의해 이 고리가 끊어지고 hydroxyl group과 carboxylic산이 생성된다. SUS 이론이나 LEVINE 이론에서 결국 ketone이 생성되고 따라서 carboxylic산이나 lactone이 생성되어 알칼라인 현상액에 녹게 되는 메커니즘이다.

(라) 현상 

현상공정은 포지티브 감광제 중 노광된 부분만이, 네거티브 감광제는 노광되지 않은 부분만이 현상용액에 용해되어 마스크의 게이트 형상이 감광제의 형상으로 이전되는 공정을 의미한다. 포지티브 감광제 용 현상액의 기본 성분은 알칼리 물질과 물, 침투력 향상을 위한 계면 활성제 및 알콜류로 구성된다. 알칼리 물질로서 금속이온의 상호오염(cross contamination) 방지를 위해 대표적으로 TMAH(tetra methyl ammonium hydroxide)를 사용하며, hydrophobic한 감광제에 현상액이 쉽게 침투하여 현상시간을 줄이고 패턴을 더 깨끗하게 만들기 위해 계면활성제가 첨가된다. 알콜류는 계면활성제와 작용하여 거품을 줄이거나 찌꺼기(scum)를 제거하는 목적을 가지고 있다.

(5) 식각

플라즈마 식각기술은 미세전기소자(microelectronic device) 제조에 적용되면서 급격히 발달하였다. 1970년대 초 플라즈마 식각이 소자(device) 제조에 광범위하게 적용되면서 플라즈마 화학(plasma chemistry)에 대한 새로운 인식과 이해가 대두되었다. 오늘날 최신의 집적회로 제조는 다양한 물질들에 대하여 얼마나 대량의 재현성을 갖느냐에 달려 있다. 이러한 면에서 플라즈마 식각이 가장 효율적이며 높은 수율(yield)을 갖기 때문에 중요하다. 플라즈마 식각에 대한 대부분의 기초연구는 microfabrication과 electronics 산업에 사용되는 물질들을 사용하여 이루어져왔다.

게이트를 이루고 있는 다결정 실리콘 중 감광제에 의해 가려지지 않은 부분을 식각하기 위한 플라즈마 가스는 Cl₂ 와 O₂의 혼합물이며 주요 식각 화학물인 Cl₂ 반응의 연속적 단계는 다음과 같다.

(I) 이온과 전자의 형성

(II) 식각제(etchant) 형성

(III) 기판에 흡착(adsorption)

(IV) 식각 생성물을 형성하기 위한 반응

(V) 탈착(desorption)

이 단계별 공정 중 하나 또는 그 이상이 느릴 경우 식각률은 제한되며, 공정 조건과 장치에 따라 이것들 중 어느 것이든지 식각률을 제한하는 가장 느린 단계가 될 수 있다. 도핑되지 않은 Si와 Cl 원자 혹은 분자 사이의 순수한 화학적 반응은 정상온도에서는 느리다. 그러나 도핑양이 많은 다결정 Si는 Cl 원자와 급속히 반응한다. 그래서 도핑된 다결정 Si에서 비등방성(比等方性) 식각을 하기 위해서는 측벽 방향으로의 식각반응을 억제시키는 화학물질(sidewall inhibitor:  HBr, BCl₃ 등)과 함께 식각이 이루어져야 한다. IV단계에서 이온의 상대적인 중요성은 가스의 조성이나 혼합비에 따라 변할 수 있다는  점에 유의해야 한다.

(6) 이온주입

트랜지스터에서 전자(electron) 또는 홀(hole)을 공급하는 소스와 공급받는 드레인은 이온주입(ion implantation) 공정과 후속 열처리 공정으로 형성된다. 화학주기율표 4족인 실리콘 기판을 이용하는 반도체칩에서는 5족 원소인 P나 As(arsine)가 Si와 결합하여 소스와 드레인을 형성할 경우 n-type(negative) 실리콘이 되고, B(boron)가 속한 3족 원소는 p-type(positve) 실리콘을 형성한다. 이온주입은 원자 또는 분자 이온을 고전압하에서 가속시켜 Si의 표면층을 뚫고 들어갈 수 있는 충분한 에너지를 갖게 하여 Si 내부로 주입시키는 기술을 말한다. 이온주입 기술은 빔 전류(beam current) 측정을 통하여 이온주입량(DOSE)을 조절하며, 이온 에너지에 따라서 이온주입 깊이(projection range, Rp)가 정밀하게 조절된다. 이외에도 이온주입을 통해서 낮은 온도에서의 불순물 주입 및 열역학적 고용 용해도(solid solubility limit) 이상의 불순물 주입이 가능하여 금속의 표면처리 및 신재료 개발 등에도 사용되고 있다.

역사상 최초의 이온주입은 1906년 물리학자 러더퍼드(Rutherford)경이 방사능 원소인 라돈(radon)을 소스(source)로 이용하여 이로부터 방사하는 α-particle(double charged positive helium ion)을 알루미늄 포일에 ion bombardment한 유명한 러더퍼드 스캐터링(Rutherford scattering) 실험에서 그 기원을 찾을 수 있다. 이온주입 기술이 반도체 제조 영역에 도입된 것은 1953년 영국의 커신즈(W.G. Cussins)의 연구 결과와 트랜지스터를 발명한 쇼클레이에 의해서였다. 특히 쇼클레이는 단순한 이온주입기를 이용하여 실제로 반도체 접합을 형성시키는 데 성공함으로써 이온주입 기술을 반도체 제조에 적용시킨 최초의 인물로 기록되었다.

3) 축전기

어떠한 반도체 기억회로라도 기본 구성요소는 1Bit의 정보가 저장될 수 있는 하나의 기억소자이다. 현재 통용되고 있는 반도체 기억소자 기술의 중심을 이루는 D램은 1개의 트랜지스터와 1개의 캐패시터로 구성된 여러 개의 ‘기억소자’와 이 기억소자에 정보를 저장하기 위해 read/write할 수 있는 ‘주변회로’로 구성되어 있다. 두 개의 전극(electrode)과 그 사이의 절연막으로 구성되어 있는 캐패시터는 트랜지스터의 드레인과 연결된 하부전극과 절연물 그리고 그 위에 상부전극의 구조로 공정형성이 진행된다.

정보전하의 축전을 위해 하나의 캐패시터 당 약 30fF(30×10^-15F: 단위는 Farad)의 축전용량을 갖도록 설계되어 있다. 축전용량은,

C = ε × As/d (단위: Farad, F)               

로 표현된다. 위 식에서 상수 ε는 진공에서의 유전상수 ε₀와 캐패시터의 양 전극 사이에 놓은 유전물질의 유전상수 ε_r과의 곱,

 ε = ε₀ × ε_r (단위: 무차원)

로 표현되며, As(storage area)는 정보전하가 축전되는 영역의 면적 즉 전극의 면적이며, d는 양 전극 사이의 떨어진 거리이다.

  캐패시터의 전극물질은 일반적으로 P가 도핑된 다결정 실리콘이 사용되며, 일반적으로 70Å 정도의 Si₃N₄가 유전물질로 사용된다.

캐패시터의 공정은 화학기상증착(CVD) 방법에 의한 하부 전극용 다결정 실리콘의 증착과 리소그래피와 식각을 통한 구조형성, 절연체인 Si₃N₄ 박막을 역시 CVD로 증착한 후 상부 전극인 다결정 실리콘을 CVD 방법으로 증착하는 것으로 이루어져 있다. 다결정 실리콘 증착은 2절 2)의 ‘(3) 다결정 실리콘 화학기상증착법’ 그리고 리소그래피와 식각은 2절 2)의 ‘(4) 리소그래피’와 ‘(5) 식각’에서의 공정이 각각 동일하게 캐패시터 공정에서도 적용된다. 여기서는 Si₃N₄ 증착과 캐패시터의 형성구조에 대하여 알아본다.

(1) Si₃N₄ 화학기상증착법

기본 공정은 2절 2)의 (3)에서 기술된 내용과 동일하나 단 반응가스로서 silane(SiH₄)이나 dichlorosilane(SiH₂Cl₂)에 nitrogen의 source인 암모니아를 사용하여 약 700～800℃에서 Si₃N₄ 박막을 증착한다.